⑩日本国特許庁(JP)

⑩特許出願公開

四公開特許公報(A)

昭64-76755

@Int_Cl_4

識別記号 3 2 1 3 0 1

庁内整理番号

❷公開 昭和64年(1989)3月22日

H 01 L 27/08

29/78

Z - 7735 - 5F

Q-8422-5F

審査請求 未請求 発明の数 3 (全6頁)

公発明の名称

半導体装置

创特 헲 昭62-232209

20出 頣 昭62(1987) 9月18日

明者 79発 保 Ш 彰 夫 茨城県土浦市神立町502番地 株式会社日立製作所機械研

究所内

ØЖ 願

株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

の代 理 弁理士 小川 勝男 外1名

1. 発明の名称 半導体裝置

2. 特許請求の範囲

- 1. シリコン基板に形成されたPチヤンネル電解 効果トランジスタ素子を有する樹脂封止型の半 導体装質において、前記シリコン基板の表面を (110) 面とし、前記妻子をそのPチヤンネ ル電流方向が<110>方向となるように配置 することを特徴とする半導体数値。
- 2. シリコン基板に形成されたPチャンネル電解 効果トランジスタ素子を有する樹脂封止型の半 導体装置において、前記シリコン蒸板を (110) 面のシリコンウェハから一辺の方向がく111> 方向となるような方向に切り出し、前記崇子の ソース電板。ゲート電極及びドレイン電板をこ の方向に並べて配置することを特徴とする半導 体数位.
- 3.シリコン蒸板に形成されたPチヤンネル電解 効果トランジスタ崇子を有する樹脂封止型の半

導体数質において、前記シリコン基板を (211) 面のシリコンウエハから一辺の方向がく111> 方向となるような方向に切り出し、前記素子の ソース電極,ゲート電極及びドレイン電極をごう。 の方向に並べて配置することを特徴とする半導 体装置.

3.発明の詳細な説明

〔産業上の利用分野〕

本発明は、樹脂對止型のシリコン電解効果トラ ンジスタ (以下、FET) に係り、特に、CHOSに 好適な半導体装置の構造に期する。

【従来の技術】

従来の数置は、特開昭57-84176 号公報に記載 のように、要都を第4回に示したような、 (100) 面の単結晶シリコンを用いている。そして、シリ コン基板1の上に、PチヤンネルFETのソース 電極5,ゲート電極6,ドレイン電極7と、 Nチ ヤンネルFETのソース電極10。ゲート電極 11,ドレイン電低12が、ともに<110>方 向に並べて、形成されていた。

(1)

この装置の P チャンネル F E T を含む契部の側 簡断面図を、第5図に示す。 N 型のシリコン装板 1 の数面の一部に、 P 型の領域 2 、3が形成され る。これらの上には、 穴を有する絶縁膜 4 が形成 される。この上には、 淳体 5 、6 、7 が形成され、 それぞれ、 ソース電極、 ゲート電傷、 ドレイン電 便となる。これらの上には、 保酸膜 8 が形成され る。さらに、 これらは、 樹脂 9 によつておおわれ る。

ごこで、シリコン基板1と樹脂9の線膨張係数は、大きく異なるため、樹脂封止後の冷却または使用時の温度変化などにより、シリコン基板表面には、大きなせん断応力でが生じる。

この応力により、FETのチャンネル電流iは、変化することになる。チャンネル電流iの主成分は、シリコン基板表面に平行に流れる。一方、電場Eの主成分は、シリコン基板1の表面に垂直な方向に加わつている。この場合、応力による電流変化は、次式で表される。

(3)

(問題点を解決するための手段)

上記目的は、(110)面のシリコン基板を用い、アチヤンネルFET製子を、そのチヤンネルRET製子を、そのチヤンネル低流方向が<110>方向となるように配置することにより、遠成される。

本願第1番目の発明に係る半導体数似は、シリコンに形成されたPチヤンネルPET弟子を有する樹脂封止型の半導体数似において、前記シリコンの表面を(110)面とし、前記PチヤンネルFET素子を、そのチヤンネル電流方向が<110>方向となるように配置することを特徴とする。この場合においては同じシリコンにNチヤンネルFET親子をそのチャンネル電流方向が<100>方向となるように配置することが望ましい。

本版館 2 番目の発明に係る半導体装置はシリコン基板に形成された P チャンネル F E T 素子を有する樹脂封止型の半導体装置において、前記シリコン基板を (110) 面のシリコンウェハから、1辺の方向が < 111>方向となるような方向に

$$\frac{\Delta i}{.} = -\pi s s' \cdot \tau \qquad \cdots (1)$$

ここに、Δiは応力による電流変化、iは応力 Oでの電流、αss'はピエゾ抵抗係数の成分の一 つ、τはせん断応力である。

π ε ε ε ′ を各種結晶面の各種方位について解析した結果を、第6図~第9図に示す。

(発明が解決しようとする問題点)

第6図より、 {100} 面のPチャンネルの場合、 ≈ 8 8′ は非常に大きくなる。 従来の装置では、 (100) 面を用いていたため、応力による電流変化が大きくなつていた。 このため、樹脂封止や 使用時に特性が変動し、 設計通りの安定した特性が得られないという問題があった。

上記従来技術は、 機能から加わる応力による特 性変動の点について配慮が十分でなく、 安定した 特性が得られないという問題があった。

本発明の目的は、樹脂から加わる応力による特 性変動が小さく、安定した特性を有する半導体装 数を得ることにある。

(4)

切り出し、前記PチヤンネルFET素子のソース 電極、ゲート電極、ドレイン電極をこの方向に並 べて配置したことを特徴とする。この場合におい ては同じシリコン基板上にNチヤンネルFET素 子も形成し、もう1つの辺の方向を<211>方 向に切り出し、前記NチヤンネルFET素子のソ ース電極、ゲート電極、ドレイン電極をこの方向 に並べて配置することが設ましい。

本顧節3番目の発明に係る半導体装置はシリコン基板に形成されたPチャンネルFET素子をすする樹脂封止型の半導体装置において、前記シリコン募板を(211)面のシリコンウェハから、1辺の方向が<111>方向となるような方向に切り出し、前配PチャンネルFET素子のソース電板とでは、同じシリコン基板上にNチャンネルFET素子のフリース電板、ゲート電板、ドレイン電板をこの方向に切り出し、前配NチャンネルFBT素子のソース電板、ゲート電板、ドレイン電板をこの方

向に並べて配設することが望ましい。

〔作用〕

樹脂封止型のFET素子の応力による特性変動で重要なピエゾ抵抗係数 ₹ 5.6′は、Pチヤンネルの場合、(110)前の<110>方向で最小となる。したがつて、応力による特性変動が最小となるので、安定した特性が得られる。

(実施例)

以下、本発明の実施例を同面に従って説明する。 第1・図において、第4図と同一符号のものは、 同一部分を示す。第1図が第2図と異なる点は、 シリコン基板1に(110)面を用いており、P チヤンネルFBTのソース電板5,ゲート電板6, ドレイン電板7が<110>方向に配列され、P チヤンネル電流が<110>方向に流れるように なつており、NチヤンネルFBTのソース電板 10,ゲート電板11,ドレイン電板12が <100>方向に配列され、Nチヤンネル電流が <100>方向に流れるようになつている点である。

(7)

本実施例では、シリコン基板1に(100)面を用いているのは、前の例と同じであるが、1辺が<111>方向となり、この方向にPチヤンネルFETのソース電極5,ゲート電極6,ドレイン電極7を配置し、Pチヤンネル電流が<111>方向に流れるようにしてある。一方、もう1つの辺は、<112>方向となつており、この方向にNチヤンネルFETのソース電極10,ゲート電極11,ドレイン電極12を配置し、Nチヤンネル電流が<211>方向に流れるようにしてある。

本実施例は、第7図からわかるように、特性安 定性の面で最適ではないが、従来と比較するとか なりの改善が得られる。本実施例では、これに加 えて、生産性を向上できるという特徴がある。

シリコン基板1は、シリコンウェハから切り出して、作られる。<110>面のシリコンウェハの場合、結晶の性質から、シリコン基板1の一つの辺の方向を<111>、これと直交する辺の方向を<211>として、切り出すのが、生産性が高い。この半導体基板1の上に、辺の方向と傾け

本実施例においても、PチヤンネルFETを含む要部の側面断面形状は、第5図に示すのと同じになり、応力によるチヤンネル電流変化も、(1) 式で表される。ただし、ピエゾ抵抗係数 x 66'の 値は、シリコン基板1の面が異なるため、異なる。

ピエソ抵抗係数 ** 55'の値は、第6図~第9図より、Pチャンネルの場合、(110)面の <110>方向で最小になることがわかる。本実 施例では、Pチャンネルの電流方向がこの方向と なっているので、応力による電流変化が最小とな る。この結果、安定した特性が得られる。

なお、同一のシリコン基板1の製師に、NチヤンネルFBTも形成する必要がある場合には、第7回より、Nチヤンネルの x ss' は(1 1 0) 面の<1 0 0>方向で最小となるので、この方向にNチヤンネルの電流方向が一致するようにすればよい。本実施例では、このようになるように、NチヤンネルFBTが配置されている。

類2図は、本発明の別の実施例の要都を示す図 である。

(8)

て、〈110〉と〈100〉方向に、それぞれPチャンネルFBTとNチャンネルFETのチャンネルFETのチャンネルFETのチャンネルFETのチャンネルEETのチャン・スル電機を迎に対して傾めに配置しなければ、かりコン基板1の面積が小さくなり、ローンを、、シリコン基板1の向にそれぞれPETとNチャンネルFETの電板をあたい、シリコン基板1の面積が小さくてすれたいた、シリコン基板1の面積が小さくで、シリコン基板1の面積が小さくですか、ケーリコンスをくては、カートのにも有利である。歩止りも向上し、コスト的にも有利である。

第3回は、本発明のまた別の実施例の要部を示す図である。

本実施例では、シリコン基板1を(211) 町のシリコンウェハから、1辺の方向が<111> 方向となるように切り出しており、Pチヤンネル FET素子のソース健長5、ゲート思極6、ドレ イン電極 7 を、この方向に並べて配置することにより、P チャンネル電流がこの方向に流れるようにしている。また、もう 1 つの辺の方向が <110 > 方向となるようにしており、N チャンネルF B T 奈子のソース 電極 8 , ゲート 電極 9 , ドレイン電極 1 0 をこの方向に並べて配置することにより、N チャンネル電流がこの方向に流れるようにしている。

前の実施例と同じ考え方で、第9図から、本実施例でも十分な効果があることがわかる。また、 第8図から、本実施例では、多少角度がずれても 感度の変化が小さいことがわかる。したがつて、 加工精度が多少低くてもよいため、生産が容易で あるという利点がある。

(発明の効果)

本発明によれば、樹脂封止後の冷却や使用時の 温度変化などで生じる応力による電流変動を小さ くできるので、安定した特性が得られるという効 要がある。

4. 図面の簡単な説明


(11)

第1回, 第2回, 第3回は夫々本発明の実施例に係る半導体装置のシリコン基板要部の平断而回、第4回は従来例に係るシリコン基板要部の平断而回、第5回は一般的な半導体装置の要部側断而回、第6回, 第7回, 第8回, 第9回は夫々ピエゾ抵抗係数の各種結晶而における面内方位依存性を示す特性回である。


1 … シリコン基板、 2 , 3 … P型領域、 4 … 絶歓板、 5 … P チャンネルドETソース電極、 6 … P チャンネルFETゲート電極、 7 … P チャンネル P B T ドレイン電極、 8 … 保護膜、 9 … 俗脂、 1 0 … N チャンネルFETゲート電衝、 1 2 … N チャンネルFETゲート電衝、 1 2 … N チャンネルFETゲート電衝、 1 2 … N チャンネルFETドレイン電極。

代理人 弁理士 小川勝男

(12)



BEST AVAILABLE COPY



以上

手 続 捕 正 鸖(自発)

特許庁長官股

1.事 件 の 表 示

昭和 62 年 特許願 第 232209 号

2発明の名称

半導体装置

3. 植正をする者

##tomu 特許出願人

七 年 (510)株式公社 日立 製作 所

4.代理人

SF 156

〒100 東京都千代田区丸の内一丁目5番1号 株式会社8立製作所内 電紙 単点 212-1111 (大代表)

^{氏 4} (8850) # NL ± 小 川 勝 男

5. 補 正 の 対 象 明細書の「特許請求の範囲」、及び 「発明の詳細を説明」の棚。

- 6. 補正の内容
 - (1) 特許朗求の範囲を別紙の通りに補正する。

方式 茶



別紙

- 2.特許請求の範囲
 - 1・シリコン基板に形成されたPチヤンネル電解効果トランジスタ索子を有する樹脂對止型の半導体装置において、前記シリコン基板の表面を(1 1 0)面とし、前記索子をそのPチヤンネル電流方向が〈1 1 0〉方向となるように配置することを特徴とする半導体装置。
- 2. シリコン基板に形成されたPチャンネル電解 効果トランジスタ素子を有する樹脂對止型の半 導体装置において、前記シリコン基板を (110) 面のシリコンウエハから一辺の方向が (1 1 1 1) 方向となるような方向に切り出し、前記素子の ソース電板、ゲート電極及びドレイン電極をこ の方向に並べて配置することを特徴とする半導 体装置。
- 3. シリコン基板に形成されたPチヤンネル電解 効果トランジスタ素子を有する樹脂對止型の半 導体装置において、前配シリコン基板を (211) 面のシリコンウエハから一辺の方向が く1 1 1 >

(2)

(2) 明細告第9頁第1行目「(100)」を

「(110)」に訂正する。

方向となるような方向に切り出し、前配素子の ソース質極、ゲート 軽便及びドレイン電便をこ の方向に並べて配置することを特徴とする半導 体装置。

BEST AVAILABLE COPY